HBM4 가격은 왜 오를까? | DDR5부터 베이스 다이까지, 제조사의 계산법
📺 원본 영상: HBM4 가격은 왜 오를까? | DDR5부터 베이스 다이까지, 제조사의 계산법
🎙️ 채널: 안될공학 - IT 테크 신기술
📅 정리 일자: 2026-08-04
⚠️ Note: 본 리포트는 영상의 음성을 텍스트로 변환(STT)하여 정리한 것입니다. 화면에 표시된 자료, 차트, 표 등은 포함되지 않을 수 있습니다.
개요
이 영상의 핵심 질문은 단순하다. AI 반도체 시대에 가장 비싸고 수익성이 높다고 여겨지는 HBM(High Bandwidth Memory)이 정말 메모리 제조사에게 항상 가장 좋은 선택인가 하는 문제다. 강연자는 HBM4의 가격을 제조 원가에 마진을 더하는 방식이 아니라, 같은 DRAM 생산라인에서 서버용 DDR5를 만들었을 때 얻을 수 있는 수익을 포기하는 기회비용 관점에서 다시 계산해야 한다고 설명한다.
특히 HBM4는 HBM3E보다 더 많은 DRAM 웨이퍼 생산 능력을 요구하고, 로직 베이스 다이(Base Die), 2048비트 인터페이스, 적층 및 패키징 수율 부담까지 더해진다. 따라서 HBM4 가격은 단순히 “이전 세대보다 몇 퍼센트 비싸질까”의 문제가 아니라, DDR5 가격 상승과 장기 공급계약의 시차, 그리고 메모리 기업 내부의 조직 역량까지 함께 반영되는 복합적인 가격 결정 문제로 이해해야 한다.
HBM 가격을 볼 때 먼저 구분해야 할 것
강연자는 먼저 시장에서 흔히 언급되는 “가격”이 모두 같은 의미가 아니라는 점을 짚는다. 메모리 시장에서 스팟 가격(Spot Price)은 당장 시장에서 거래되는 소량 물량의 단기 가격을 뜻하며, 범용 DRAM이나 NAND의 수급 분위기를 빠르게 보여주는 지표로는 의미가 있다. 그러나 NVIDIA나 AMD 같은 대형 고객사가 확보하는 HBM은 이런 스팟 거래 방식으로 사고파는 제품이 아니다.
HBM은 고객사가 제품을 인증한 뒤, 성능, 용량, 공급 기간, 물량을 묶어 연간 또는 그 이상의 장기 계약으로 거래되는 경우가 많다. 같은 HBM4라고 하더라도 고객별 사양, 인증 조건, 계약 시점에 따라 가격이 달라질 수 있기 때문에, 외부에 보이는 단기 거래 가격을 대규모 HBM 공급계약의 대표 가격처럼 받아들이면 분석이 왜곡된다. 강연자는 2026년 7월 서버 DRAM 계약 가격은 강하게 오르는 반면, 스팟 거래는 상대적으로 한산했다는 TrendForce 분석을 예로 들며, 계약 가격과 스팟 가격이 서로 다른 방향으로 움직일 수 있다고 설명한다.
이 구분은 HBM4 가격을 이해하는 출발점이 된다. HBM4는 공개 가격표 하나로 판단할 수 있는 상품이 아니라, 고객 인증과 장기 물량, 성능 요구, 공급 안정성이 함께 묶여 협상되는 전략 부품이다. 따라서 가격을 계산하려면 단순한 재료비보다 먼저, 그 생산능력을 다른 제품에 썼다면 얼마를 벌 수 있었는지를 따져야 한다.
출발점은 제조 원가가 아니라 DDR5의 기회비용이다
강연자가 제시하는 핵심 관점은 HBM4의 가격 출발점이 HBM4의 재료비가 아니라는 것이다. HBM도 결국 DRAM 웨이퍼에서 시작하며, 완전히 별개의 재료로 만드는 특수 메모리가 아니다. 차이는 HBM용 DRAM 다이가 TSV(Through-Silicon Via, 실리콘 관통 전극)와 넓은 입출력 회로를 필요로 하고, 정상 판정을 받은 여러 장의 다이를 수직으로 쌓아야 한다는 데 있다.
즉 HBM 생산을 늘린다는 것은 별도 HBM 공장에서 물량이 자동으로 추가된다는 뜻이 아니다. 한정된 첨단 DRAM 생산라인 가운데 더 많은 부분을 HBM용 다이에 배정한다는 의미에 가깝다. 이때 제조사는 자연스럽게 질문하게 된다. 같은 웨이퍼 생산능력으로 서버용 DDR5를 만들었을 때보다 HBM4를 팔아 충분히 더 많은 돈을 벌 수 있는가.
Micron은 같은 기술 노드에서 같은 메모리 용량을 만들 때 HBM3E가 DDR5보다 약 3배의 웨이퍼 생산능력을 사용하며, 차세대 HBM에서는 이 비율이 더 커질 것이라고 설명한 바 있다고 강연자는 소개한다. 여기서 “3배”는 HBM 하나에 웨이퍼 3장이 직접 들어간다는 뜻이 아니라, 최종적으로 같은 용량을 출하하기까지 필요한 실리콘 면적과 생산 손실을 환산했을 때 HBM3E가 DDR5보다 훨씬 많은 팹 생산능력을 점유한다는 뜻이다.
03:17 - Micron이 설명한 HBM3E와 DDR5의 웨이퍼 생산능력 사용량 차이를 설명하는 구간
왜 HBM은 같은 용량을 만들어도 더 많은 웨이퍼를 쓰는가
HBM용 DRAM 다이는 일반 DDR5용 다이보다 구조적으로 복잡하다. TSV와 넓은 주변 회로가 필요하기 때문에 다이 면적이 커지고, 다이가 커지면 웨이퍼 한 장에서 잘라낼 수 있는 칩의 개수가 줄어든다. 여기에 결함 밀도가 같다고 가정하더라도, 넓은 다이는 결함 하나를 포함할 확률이 높아지기 때문에 수율 측면에서도 불리해진다.
문제는 정상 다이를 얻은 뒤에도 끝나지 않는다는 점이다. 예를 들어 12단 HBM4를 만들려면 정상 판정을 받은 DRAM 다이 12장이 모두 필요하다. 강연자는 개별 다이 수율이 99%라고 가정하더라도, 12장이 모두 정상일 단순 확률은 약 88.6%에 불과하다고 설명한다. 실제 제조에서는 여기에 TSV, 범프, 접합, 열처리, 뒤틀림, 최종 테스트까지 추가되므로 완제품 기준 수율은 더 복잡한 문제가 된다.
04:23 - 12단 HBM4 적층에서 개별 다이 수율이 완제품 수율로 연결되는 확률 구조를 설명하는 구간
HBM에서 KGD(Known Good Die, 정상 판정 다이) 검사와 접합 수율이 중요한 이유도 여기에 있다. 비싼 정상 다이 11장을 잘 쌓아놓고 마지막 연결에서 문제가 생기면 완제품으로 출하할 수 없다. 결국 HBM은 단순히 DRAM 다이를 많이 쓰는 제품이 아니라, 넓은 다이, 적층 구조, 패키징 수율 리스크가 결합된 고난도 제조 제품이다.
HBM이 비싼데도 DDR5보다 덜 벌 수 있는 역설
일반적으로 HBM은 가장 비싼 메모리 제품으로 알려져 있기 때문에, 제조사 입장에서도 가장 많은 이익을 남길 것처럼 보인다. 그러나 강연자는 최근에는 오히려 반대 상황이 벌어졌다고 설명한다. TrendForce가 2026년 1분기 기준으로 분석한 내용에 따르면, HBM의 웨이퍼 한 장당 산출 가치와 수익성이 서버용 64GB DDR5 RDIMM보다 낮아졌다는 것이다.
05:09 - TrendForce의 2026년 1분기 HBM 웨이퍼당 가치와 서버용 DDR5 RDIMM 수익성 비교를 설명하는 구간
이 역설은 HBM의 계약 구조와 DDR5 가격 상승 속도의 차이에서 나온다. HBM은 같은 용량을 만들 때 훨씬 많은 웨이퍼를 쓰지만, 가격은 주로 연 단위로 미리 협상된다. 그런데 그 사이 서버용 DDR5 가격이 예상보다 빠르게 오르면, HBM의 계약 가격은 즉시 따라가지 못한다. 그 결과 메모리 회사는 가장 비싸다고 알려진 HBM을 만들면서도, 같은 웨이퍼로 서버용 DDR5를 만들었을 때보다 덜 벌게 되는 상황을 맞을 수 있다.
이 지점에서 HBM4 가격 논의는 완전히 달라진다. HBM3E도 현재 계약 가격으로는 DDR5보다 수익성이 낮아질 수 있는데, HBM4는 구조가 더 복잡해지고 투입 요소가 늘어난다. 그러므로 HBM4 가격은 “고급 제품이니까 더 비싸다”가 아니라, DDR5를 포기해도 될 만큼 충분히 높은 웨이퍼당 수익성을 제공해야 한다는 논리로 접근해야 한다.
HBM4의 베이스 다이는 단순한 받침대가 아니다
HBM4에서 중요한 변화 중 하나는 베이스 다이의 역할 확대다. 이름만 들으면 베이스 다이는 DRAM 다이를 받치는 얇은 판처럼 느껴질 수 있지만, 실제로는 HBM 스택 전체의 데이터 입출력, 신호 타이밍, 전력 분배를 관리하는 전용 로직 컨트롤러에 가깝다. 위에 쌓인 여러 장의 DRAM 다이에서 데이터를 모아 가속기로 전달하고, 반대로 가속기에서 들어온 명령과 데이터를 각 DRAM 다이로 보내는 역할을 한다.
강연자는 삼성전자가 HBM4에 1c DRAM과 자체 4nm 로직 공정으로 만든 베이스 다이를 적용했다고 밝혔다고 소개한다. 이 말은 HBM4가 더 이상 DRAM 웨이퍼만으로 원가와 수율을 계산할 수 있는 제품이 아니라는 뜻이다. 별도의 파운드리 공정으로 생산한 로직 웨이퍼가 HBM의 원가 구조와 수율 리스크 안으로 들어오기 때문이다.
이 변화는 HBM4를 메모리 제품이면서 동시에 로직과 패키징이 결합된 시스템형 부품으로 만든다. 제조사는 DRAM 수율만 관리하면 되는 것이 아니라, 베이스 다이의 로직 공정, DRAM 다이와의 결합, 인터포저와 가속기 쪽 연결까지 함께 검증해야 한다. HBM4 가격이 이전 세대보다 크게 오를 수밖에 없는 이유는 이처럼 제품의 경계가 메모리 단품에서 고급 패키지 시스템으로 확장되고 있기 때문이다.
2048비트 인터페이스가 의미하는 비용과 가치
HBM4의 또 다른 핵심 변화는 인터페이스 폭이 HBM3E의 1024비트에서 2048비트로 두 배 늘어났다는 점이다. 강연자는 여기서 말하는 2048개의 핀이 스마트폰 충전 단자처럼 외부로 튀어나온 금속 핀을 의미하는 것이 아니라, HBM과 가속기 사이에서 병렬로 데이터를 전달하는 2048개의 I/O 신호 경로를 뜻한다고 설명한다. 통로를 넓히면 개별 신호 속도를 무리하게 두 배로 끌어올리지 않고도 전체 대역폭을 높일 수 있다.
06:44 - HBM3E 1024비트 인터페이스와 HBM4 2048비트 인터페이스 차이를 설명하는 구간
삼성이 공개한 HBM4는 최대 초당 3.3TB, Micron의 HBM4는 초당 2.8TB 이상의 대역폭을 제시하고 있다고 강연자는 언급한다. 그러나 인터페이스 폭이 두 배가 되었다고 비용이 기계적으로 두 배가 되는 것은 아니다. 진짜 어려운 부분은 2048개의 신호가 동시에 움직일 때 각 신호가 정해진 시간 안에 도착하고, 주변 배선과 간섭하지 않으며, 순간적인 전압 강하를 견뎌야 한다는 데 있다.
07:16 - 삼성 HBM4와 Micron HBM4의 대역폭 수치를 비교하며 설명하는 구간
따라서 2048비트는 대역폭을 키운 숫자인 동시에, 설계하고 검증해야 할 연결 수가 대폭 늘어났다는 의미이기도 하다. 베이스 다이의 신호 구동 회로, 클록 분배, 전력망뿐 아니라 가속기와 인터포저 배선까지 함께 검증해야 하므로 개발 난도와 초기 수율 부담이 커진다. HBM4 가격 상승은 단순한 성능 프리미엄이 아니라, 이 복잡도를 감당하기 위한 구조적 보상으로 해석할 수 있다.
DDR5 가격 상승이 HBM4 가격의 하한을 밀어 올린다
강연자가 강조하는 가장 흥미로운 변수는 HBM4 가격을 결정하는 데 HBM4 자체보다 DDR5 가격이 중요해질 수 있다는 점이다. HBM 생산을 늘리면 일반 DRAM에 투입할 웨이퍼가 줄어들고, 이로 인해 DDR5 공급이 부족해지면 DDR5 가격이 오른다. 그러면 같은 웨이퍼로 일반 DRAM을 만들었을 때 벌 수 있는 돈도 커지기 때문에, HBM4는 단순히 제조 비용을 회수하는 수준의 가격으로는 충분하지 않다.
이 구조는 일종의 피드백 관계를 만든다. HBM 확대가 일반 DRAM 공급을 줄이고, 줄어든 공급이 DDR5 가격을 올리며, 오른 DDR5 가격은 다시 HBM 계약 가격의 하한선을 밀어 올린다. 제조사 입장에서는 HBM4를 만들기 위해 DDR5 생산 기회를 포기해야 하므로, HBM4 가격은 그 포기를 정당화할 만큼 높아야 한다.
문제는 HBM 가격이 일반 DRAM 가격만큼 빠르게 움직이지 않는다는 데 있다. 강연자는 Micron이 2025년 12월 실적 발표 당시 2026년 HBM 물량의 가격과 공급량 협상을 이미 끝냈다고 밝혔다고 소개한다. HBM은 다음 해 물량을 전년도에 상당 부분 확정하는 시장이기 때문에, 이후 DDR5 가격이 예상보다 빠르게 올라가도 HBM 계약 가격은 즉시 반영되기 어렵다. TrendForce가 2026년 HBM의 웨이퍼당 가치가 DDR5에 뒤처졌다고 분석하고, 2027년 HBM4 협상에서 공급사들이 상당한 가격 인상을 요구하고 있다고 전한 배경도 여기에 있다.
HBM4 가격은 HBM3E 대비 130에서 150까지 설명 가능한가
강연자는 공개 자료만으로 모든 고객사의 실제 HBM4 가격을 확정할 수는 없다고 선을 긋는다. 용량, 속도, 고객 인증 조건, 계약 시점이 모두 다르기 때문이다. 그러나 가격을 올리는 조건은 비교적 분명하다. HBM4는 HBM3E보다 더 많은 DRAM 웨이퍼 생산능력을 요구하고, 로직 베이스 다이와 2048비트 인터페이스가 추가되며, 적층과 패키징의 초기 수율 부담까지 감당해야 한다.
여기에 급등한 서버용 DDR5를 포기하는 비용까지 반영하면, HBM3E 가격을 100으로 놓았을 때 HBM4가 130을 넘는 가격은 충분히 설명 가능한 범위라고 강연자는 분석한다. 일반 DRAM 공급 부족이 길어지고 초기 수율 안정화가 늦어진다면, 일부 고성능 초기 계약에서는 140에서 150 수준까지도 생각해볼 수 있다는 것이 강연자의 조건부 시나리오다. 다만 이 숫자는 공개된 실제 계약 가격이 아니라, 현재 확인되는 제조 구조와 웨이퍼당 수익성을 바탕으로 한 역산 시나리오라는 점을 분명히 한다.
10:07 - HBM3E를 100으로 놓았을 때 HBM4 가격이 130 이상으로 설명될 수 있다는 조건부 시나리오를 제시하는 구간
중요한 것은 가격 상승률만 보고 가속기 업체의 경제성이 같은 비율로 나빠진다고 해석하면 안 된다는 점이다. HBM4는 인터페이스 폭을 두 배로 늘리면서 한 스택이 공급하는 대역폭을 HBM3E보다 크게 높인다. AI 가속기 업체가 구매하는 것은 단순한 저장 용량만이 아니라, 제한된 패키지 면적과 전력 안에서 얻을 수 있는 메모리 대역폭이기도 하다. Micron은 자사 HBM4의 대역폭이 HBM3E보다 2배 이상 높다고 설명한다고 강연자는 전하며, 스택 가격이 크게 오르더라도 초당 1TB 대역폭을 확보하는 비용은 오히려 낮아질 수 있다고 해석한다.
삼성과 SK하이닉스의 경쟁은 기술만의 문제가 아니다
HBM4에서 베이스 다이가 로직 칩에 가까워졌다는 사실은 가격뿐 아니라 기업 경쟁 구도에도 영향을 준다. HBM4는 이제 메모리 조직만의 제품이 아니라, 로직 설계, 파운드리, 패키징 조직이 함께 만들어야 하는 제품이다. 이 지점에서 삼성전자의 강점과 고민이 동시에 드러난다고 강연자는 설명한다.
기술적인 측면에서 삼성은 메모리, 시스템 LSI, 파운드리, 패키징 기능을 모두 보유하고 있다. HBM4에 자체 4nm 로직 베이스 다이를 적용한 것도 이런 수직 통합 구조를 활용한 사례로 볼 수 있다. 반면 SK하이닉스는 앞선 HBM 양산 경험, 고객 대응, 패키징 기술에서 강점을 쌓아왔다. 따라서 삼성은 필요한 기술을 회사 안에 모두 갖고 있다는 장점을 실제 수율과 공급 안정성으로 연결해야 하는 상황이다.
강연자는 삼성의 HBM 조직 개편도 이 맥락에서 소개한다. 삼성은 2024년 7월 HBM 관련 인력을 한데 모아 HBM 개발팀을 신설한 것으로 알려졌고, 2025년 11월 조직 개편에서는 이 팀의 인력을 DRAM 개발실 산하 설계팀으로 재배치한 것으로 보도되었다. 회사가 세부 배경을 모두 공개한 것은 아니지만, 언론에서는 전담 조직에 모았던 HBM 개발 기능을 DRAM 설계 조직 안으로 재편한 것으로 설명했다. 다만 강연자는 HBM4의 본질상 조직도가 어디에 있느냐보다 실제 협업이 더 중요하다고 본다.
보상 구조와 내부 협업도 HBM4의 변수다
HBM4는 2048비트 인터페이스와 로직 베이스 다이를 개발해야 하므로 메모리 사업부만으로 완성하기 어렵다. 파운드리, 시스템 LSI, 패키징 인력이 함께 움직여야 하며, 각 조직의 기여가 실제 성과와 보상으로 연결되어야 한다. 강연자는 최근 삼성 DS 부문의 보상 합의에서 메모리와 적자가 이어진 파운드리 및 시스템 LSI 사이의 성과급 격차가 논란이 되었다는 점을 언급한다.
12:57 - 삼성 DS 부문 내 메모리, 파운드리, 시스템 LSI의 보상 격차와 조직 협업 문제를 설명하는 구간
Reuters 보도에 따르면 삼성의 보상 합의는 파업 위기를 넘기는 데 도움이 되었지만, 비메모리 조직의 상대적 박탈감과 내부 갈등을 드러낸 것으로 해석되었다. 이 문제를 단순히 노조가 많은 돈을 요구한 결과로만 보기 어렵다는 전문가 해석도 소개된다. SK하이닉스는 먼저 영업이익의 10%를 성과급 재원으로 연결하고 지급 상한을 없애는 구조를 도입한 것으로 보도되었으며, 삼성도 이후 DS 부문 영업이익의 10.5%를 특별 성과급 재원으로 사용하는 합의에 도달했다고 강연자는 설명한다.
이 문제는 주주 환원과 직원 보상 사이의 긴장으로도 이어진다. SK하이닉스는 기록적인 실적을 발표했지만 구체적인 추가 주주 환원 정책이 제시되지 않자 투자자들의 실망이 주가에 반영되었다는 분석도 나왔다. 주주 입장에서는 회사가 벌어들인 이익이 직원 성과급으로 먼저 배분되는 것처럼 느낄 수 있지만, HBM 수율을 끌어올리고 고객 인증을 통과하며 실적을 만든 엔지니어의 보상을 단순한 비용으로만 보기도 어렵다. HBM은 설비를 산다고 자동으로 경쟁력이 생기는 제품이 아니라, 설계, 공정, 패키징, 품질, 고객 인증에서 축적된 경험이 핵심이기 때문이다.
삼성 입장에서는 이 문제가 HBM4에서 더 민감해질 수 있다. 메모리 사업부가 높은 실적을 내더라도 베이스 다이와 로직 공정을 맡는 파운드리 및 시스템 LSI 인력이 제품 성공에 참여해야 하기 때문이다. 필요한 기술이 모두 회사 안에 있다는 것은 분명한 장점이지만, 각 조직이 자신의 기여가 성공의 보상으로 연결되지 않는다고 느낀다면 수직 계열화는 실제 개발 현장에서 제대로 작동하기 어렵다. 강연자는 HBM4에서는 DRAM과 로직을 연결하는 기술만큼이나, 서로 다른 조직의 목표와 보상을 연결하는 일도 중요해졌다고 본다.
마무리 / 핵심 정리
HBM4가 얼마나 비싸질지는 스팟 가격이나 공개된 가격표 하나로 알 수 없다. 대형 고객의 HBM은 인증, 사양, 장기 물량, 공급 안정성을 묶어 별도로 협상되기 때문이다. 그러나 가격의 방향은 비교적 분명하다. HBM4는 같은 용량의 DDR5보다 더 많은 DRAM 웨이퍼 생산능력을 사용하고, 정상 다이 여러 장을 쌓아야 하며, 로직 베이스 다이와 2048비트 인터페이스, 초기 패키징 수율 부담까지 추가된다.
결국 HBM4 가격은 “HBM4를 만드는 데 얼마가 드는가”만으로 정해지지 않는다. 그 생산라인에서 HBM4 대신 만들 수 있었던 서버용 DDR5가 얼마를 벌어줄 수 있는가가 함께 가격을 결정한다. 앞으로 HBM 시장을 볼 때는 출하량만 확인해서는 부족하며, HBM의 웨이퍼 한 장당 수익성이 서버용 DDR5를 다시 넘어설 수 있는지, 베이스 다이와 적층 수율이 얼마나 빠르게 안정되는지, 장기 계약 가격이 달라진 DRAM 시장을 얼마나 반영하는지를 함께 봐야 한다.
이 영상의 가장 중요한 통찰은 HBM4 가격 상승을 단순한 고성능 메모리의 프리미엄으로 보지 않는 데 있다. HBM4는 AI 가속기 시대의 핵심 부품이지만, 동시에 제한된 DRAM 웨이퍼를 둘러싼 선택의 결과물이다. 메모리 제조사에게 HBM4의 적정 가격은 원가표가 아니라, DDR5라는 대안과 비교했을 때 충분히 더 나은 수익성을 제공하는가라는 질문에서 출발한다.
📚 출처 및 참고
| 구분 | 내용 |
|---|---|
| 원본 영상 | [HBM4 가격은 왜 오를까? |
| 채널 | 안될공학 - IT 테크 신기술 |
| 리포트 작성 | 2026-08-04 |
| 작성 방식 | YouTube 영상 STT 변환 후 에디팅 |
💬 본 리포트는 영상 내용을 바탕으로 재구성되었습니다. 정확한 내용은 원본 영상을 참조해 주세요.